PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-313276

(43)Date of publication of application : **09.11.2001**

(51)Int.CI.

H01L 21/304 H01L 21/76 H01L 21/3205

(21)Application number: 2000-130808

(71)Applicant: DENSO CORP

(22)Date of filing:

28.04.2000

(72)Inventor: KANO FUMIYOSHI


TANAKA YASUSHI

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To conduct a simulation of a flatness even in the case of conducting simultaneous polishing of different type materials.

SOLUTION: A method for manufacturing a semiconductor device comprises the step of predicting flatness of polishing in the case of using a stopper film by using two parameters of a value of a pattern density in a first area representing a processing pressure, and a value of a pattern density in a second area representing a selection ratio. More particularly, in this case, the method comprises the steps of obtaining a correlation of a polishing amount (residual film thickness) to the pattern density at 1,000 μm(square) with the first area as 1,000 μm(square) and the second area as 5,000 μm (square), obtaining a correlation of the selection ratio of a silicon nitride film and a silicon oxide film to the pattern density at the 5,000 µm(square), and forming a map indicating the correlation between the pattern density and the polishing amount from the set two



parameters. In this case, even when the simultaneous polishing of the different type materials is conducted, the simulation of the flatness can be conducted.

LEGAL STATUS

[Date of request for examination]

24.09.2002

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

許公報(4) 华 噩 (12) (13)

特開2001-313276 (11)格許出願公開番号

e.

<u></u>

| | 1 | 1 | | | |
|--------------|---------------------------|---------|-------------|-------|---------|
| | × | 21/88 | | | 21/3205 |
| | | 21/76 | | | 21/16 |
| 5F033 | 622X | | | | |
| 5F032 | 622R | 21/304 | H01L 21/304 | 6 2 2 | 21/304 |
| テーマコード(移場 | | | T I | 数別記与 | |
| 9 E (2001. 1 | (43)公開日 平成13年11月9日(2001.1 | (43)公照日 | | | |
| 13276A) | (P2001-313276A) | | | | |


(51) Int.CL. H01L 審査請求 未請求 耐水項の数11 〇1 (全・6 頁)

| | 移顧2000-130808(P2000-130808) (71)出題人 000004280 | 株式会社デンソー | [12年4月28日(2000.4.28) 愛知県刈谷市昭和町1丁目1番地 | (72)発明者 加納 史義 | 我知识刘谷市昭和町1丁目1番地 株式会 | 在一つハル井 | (72)発明者 田中 埼土 | 麦知県川谷市昭和町1.丁目1番地 株式会 | モーンハル岩 | (74)件埋入 100100022 | 井理士 伊藤 祥二 (外2名) | | |
|--|--|----------|--------------------------------------|---------------|---------------------|--------|---------------|----------------------|--------|-------------------|-----------------|--|--|
| | (21)出版条号 体限2000-130808(P2000-1 | | (22) 出瞩目 平成12年4月28日(2000.4.28) | | | | • | | | | | | |

(54) 【発明の名称】 半導体装配の製造方法

[歌題] 異種材料の同時研磨を行う場合においても平 地橋のシミュレーションが行えるようにする。

ストッパ版を用いる場合における研磨の平坦性予測を行 ーン密度の値と、選択比を代表する第2の領域内のパタ う。具体的には、第1の領域を1000μm□、第2の ン密度に対する研磨量(残膜原)の相関関係を求めると **あ、これら2つのパラメータからパターン密度と**俳様量 【解決手段】 加工圧力を代表する第1の領域内のパタ 領域を5000mmとして、1000um□でのパター 共に、5000mm口でのパターン密度に対するシリロ との相関関係を示すマップを作成する。このマップによ り、異種材料の同時研磨を行う場合においても平坦性の ーン密度の値の2つのパラメータを用いることにより、 ソ発化版とシリコン酸化版との選択比の相関関係を求 シミュレーションを行うことができる。



[特許記求の範囲]

に備えられた第1の版(3)上に第2の版(4)を配職 し、近部第1の版(3)をストッパとして拒託第2の版 (4) を原原することで、前記第2の版(4)の装備を 【請求項1】 凹凸形状のパターンを右する基板(2) 平坦化する半導体装置の製造方法であって、

前記法板(2)の第1の領域内における第1パターン密 度を算出すると共に、前記基板 (2) のうち前記第1の ソ密度を採出し、少なくとも通路等しパターン密度と通 部第2ペターン密度の20のペラメータによった原格後 の平坦性を予測し、この予測がれた平坦性に基めて消 記算2の膜の研婚状態を制御することを特徴とする半導 領域の4倍以上の価値を持つ第2の領域内の第2パター 体装置の製造力法。

【開末項2】 前記第1の領域を1辺が1000μmの 別角形の領域とすることを特徴とする請求項1に記載の 半導体装置の製造方法。

【翻来項3】 前記回凸形状のパターンを複数個の所定 パターンの繰り返しによって構成し、

当記第2の領域を追記所述パターンの1つの会面とする ことを特徴とする請求項1又は2に記載の半導体装置の 製造方法。

【副求項4】 前記第1の版(3)として前記第2の版 5 韶求項1 万至3 のいずれか1 つに記載の半導体装置の (4) よりも研磨速度の遅い脳を用いることを特徴とす

製造方法。

【韓米弘5】 京部第1の数(3)としてシリコン報化 用いることを特徴とする間求項1万至4のいずれか1つ 膜を用い、道部第2の膜(4)としてシリコン酸化酸を に記載の半導体装置の製造方法。

[結米項6] 前部第1の数(3)としてT: 版文はT **版を用いることを特徴とする翻氷項1万至4のいずれか** i N膜を用い、前部第2の膜(4)としてタングステン 1 しに記載の半導体装置の製造方法。

a N版を用い、前記第2の版(4)としてCu版を用い ることを特徴とする請求項1万至4のいずれか1つに記 【結米点7】 注語第1の数(3)としてTa 版文はT 載の半導体装置の製造方法。

【請求項8】 前治第1の版(3)としてシリコン酸化 用いることを特徴とする請求項1万至4のいずれか1つ 版を用い、 浦泊第2の版(4)としたポリシリコン版を に記載の半導体装置の製造方法。

とを特徴とする請求項1万至8のいずれか1つに記載の 【指来項9】 面記部群の配路材として、シリカ、アル ミナセラミックス、酸化セリウムのいずれかを用いるこ 半導体装置の製造方法。

用いることを特徴とする請求項1乃至9のいずれか1つ 【語米五10】 声語亭春を摩菸ペッド (11) 5より **て行い、 鞍原磨パッドとしてポリウレタン材料のものを**

に記載の半導体装置の製造方法。

梓閒平13-313276

3

[語来点11] 原館予劃された平規権に基むされ、演 する請求項1万至10のいずれか1つに記載の半導体装 **前記第2の版(3)の研磨状態を制御することを特徴と** 記仏板(1)にダミーパターンを形成することにより、 間の製造力法。

[発明の詳細な説明]

[1000]

[発明の属する技術分野] 本発明は、半導体基板の装飾 を研磨して平坦化する半導体装置の製造方法に関するも 技術による素子分離構造を有する半導体装置の製造方法 ので、極之ば、STI (Shallow Trench Isolation) に川いて好適である。

[0002]

「従来の技術」半導体装置の研磨加工においては、研磨 わると研磨条件および設計条件をその都度条件設定しな よる菜子分離構造を形成する際には、ストッパ版を用い 加工精度のパターン依存が発生するため、パターンが変 ければならないという問題がある。特に、STI技術に た異種材料の同時研磨による平坦化が行われるため、こ のパターン依存が非常に大きな問題となっている。

【0003】このため、従来より、研磨加工制度のパタ **ーン仮存をシミュレーションする方法がいく しかあえら** 【0004】例文试、特開平9-8038号公報や特開 れている。

平10-44028号公報に示されるように、パターン 加工速度の関係をシミュレーションによって求める方法 密度の値を利用して微小時間研磨を行った後の段差景と が提案されている。

り、後者は、最後なツミュアーションがはなヘデストパ 【0005】具体的に説明すると、前者は、特定領域内 のパクーン密度により、その領域における加工圧力が代 研磨後の段差量と加工速度の関係をシミュレートしてお ターンのパターン密度と砂磨後の段差量の関係だけを求 **及されることから、この代表された加工圧力に基乙いて** めておき、パターン密度により加工後の段差景をシミュ フードしている。

[9000]

【発明が解決しようとする課題】しかしながら、特開平 9-8038号公報に示された方法では、単一材料の研 **異種材料の同時研修への適用に際してはその加工メガニ** メムが厳密に辿っていないこともあり、実験的に正確に シミュレートすることができない。また、特別平10-4 4 0 2 8 号公報に示された方法においても異種材料の 修方法に対しては比較的厳密にシミュレートできるが、 同時明時に関しては実験的に政治所の推定が困難であ [0007] 本発明は上記点に鑑みて、異組材料の同時 保密を行う場合においても平坦性のシミュフーションが 行えるようにすることを目的とする。

[0008]

3

の版(4)を配置し、第1の版をストッパとして第2の **め、結米項11に転換の発別では、回凸形状のパターンを 有する基板 (2) に備えられた第1の版 (3) 上に第2** 版を研磨することで、第2の版の装面を平坦化する半導 体装置の製造方法であって、基板の第1の領域内におけ る第1パターン密度を算出すると共に、基板のうち第1 の領域の4倍以上の面積を持つ第2の領域内の第2ペタ **ーン密度を算出し、少なくとも第1パターン密度と第2** パターン作成の2つのパラメータによって研磨後の平坦 在や字置し、1の字類がれた平坦性に基めて大策2の数 【歌題を解決するための手段】上記目的を造成するた の研磨状態を側御することを特徴としている。

ラメータ (例えば、パターン密度に対する第1の膜と第 【0009】このように、第1の領域における第1パタ 第2の領域における第2パターン密度から求められるパ **タを用いることにより、第2の畷の平坦性をシミュレー** ションナないとだかせる。 いのため、いのシミュワーツ **ーン密度から求められるパラメータ(例えば、パターン** 2の脳の選択比を示すパラメータ)との2つのパラメー ョン結果に基むい 大祭2の 原歴状態を 領御十れば、 ディ **常度に対する第2の膜の硬度量を示すパラメータ)と、** ッシングを低減することができる。 【0010】例えば、請求項8に示すように、予測され た平坦性に基づいて、基板にダミーパターンを形成する ことにより、第2の脳の研修状態を制御することができ

している。このようにすれば、シミュレーションによる、 【0011】 請求項2に記載の発明では、第1の領域を 1 辺が1000μmの四角形の領域とすることを特徴と 平坦性と実際に研磨したときの平坦性との認道を少なく することができる。

[0012]また、朝米項3に示すように、凹凸形状の **ネターンを複数個の所定ペターンの繰り返しによって構 表する場合、第2の領域を所定パターンの1つの**金面と することができる。

[0013] なお、訓氷項4に示すように、第1と第2 り述い場合に適用できる。例えば、別求項5に示すよう **に第1の版としてシリコン室化版を用い、第2の版とし** てシリコン酸化酸を用いることができる。また、韶氷項 6 に示すように第1の殿としてT:殿又はTiN殿を川 い、第2の版としてタングステン (W) を用いることが できる。また、温水項でに示すように第1の膜としてT Cu版を用いることができる。さらに、請求項8に示す ように第1の歐としてシリコン酸化酸を用い、第2の酸 の膜値が異なり、第1の膜の方が第2の膜の研修速度よ a 膜又はTaN膜を用いることができ、第2の膜として としてポリシリコン膜を用いることができる。

[0014] また、研婚の研婚材としては、請求項9に テササようにシリカ、アルミナセラミックス、酸化セリウ ムを用いることができる。また、請求項10に示すよう

に研修にはポリウレタン材料で構成された研修パッド (11) を用いることができる。

【0015】なお、上記各手段の括弧内の符号は、後述 する実施形態に記載の具体的手段との対応関係を示すも

[発明の実施の形態] (第1実施形態) 図1に、半導体 塔板装面の研磨に使用されるCMP (Chemical mechan ※11に示すCMP装置を用いてCMP研略を行った際の icalpolish) 装置10の観略図を示す。また、図2に、 ヘッド13近傍の暦面図を示す。

【0017】図1、図2に示すように、CMP装置10 は、ポリウレタン製の柔らかい研磨布11aと硬い研磨 研磨布11が貼られている定盤12と、半導体基板1を 取り付けるヘッド13と、研婚布11の状態を敷えるコ 後) とシリカ砥粒のコロイド溶液であるスラリ15aを 布1115とが積層された研磨布(研磨パッド)11と、 ンディショナ14と、アルカリ液(例えばKOH水溶 窗下するスラリ供給部15とを備えている。

【0018】そして、半導体基板1のうち平用化する表 ド13に固定したのち、スラリ供給第15によってスラ リ15aを供給しつつ、ヘッド13によった半導体基板 1を定盤12に相圧させた状態で定盤12及びヘッド1 **面が研磨布!1側に位置するように半導体基板 1をヘッ** 3を図中の矢印のように回転させることで、研磨布11 によって半導体基板1の表面を平坦化できるようになっ ている。

【0019】このように構成されたCMP装置10を用 いて、シリコン基板にSTI構造による素子分離構造を 形成することを目的とした平坦化工程を摘す。 【0020】図2に示すように、研磨対象となる半導体 **基板1 は、シリコン基板2 装面にシリコン発化膜(第1** の版) 3を形成したのち、シリコン基板2装面に選択的 に構部を形成し、この構部内を埋め込むようにシリコン 第化版3上にシリコン酸化版(第2の版)4を配置する ことによって形成される。

[0022] この際、パターンに保密があるため、図3 の問題を発生させることがあるため、ディッシングを事 【0021】このような構成の半導体基板1のうち、シ を0. 02MPa∼0. 05MPaとし、定備12とへ ッド13の阿転速度を共に60~120rpmとしてシ こ示すようなパターン体存によるディッシングが発生し 得る。このディッシングが半導体装置の基留まり低下等 ば、加工压力 (ヘッド13を定盤12に押圧する圧力) リコン酸化膜4側の装面を研磨布11側に向け、例え リコン窯化版3をストッパとしたCMP 研磨を行う。

のシミュレーションを行った。このシミュレーション方 【0023】そこで、以下の方法により、ディッシング 当にシミュレートする必要がある。 法の評価について説明する。

【0024】まず、図1に示すCMP装置を用いて異な る2種類のパターン(Aパターン、Bパターン)が形成 された半導体基板1を研磨し、それぞれのパターンに対 して例えば1000μm口の領域内のパターン密度を決 め、加工後のストッパ膜の残骸厚との関係を求めた。そ の結果、図4に示す関係が得られた。

という結果となった。このため、単一のパターン密度パ 【0025】この図に示されるように、パターン密度が 同等であっても、パターンが異なると加工後のシリコン 窯化版3の版写(以下、ストッパ版厚という)が異なる フメータだけでは加工後の平坦性をシミュレートするこ 【0026】続いて、パターン密度とストッパ膜厚との も大きい第2の領域、例えば5000μm□の領域内の 関係を調べたときの第1の領域 (1000 mm□) より 異なるパターンが形成された半導体基板1を研磨し、加 工圧力を一定として、所定の販房となるまでにかかった パターン密度を求め、実験的にシリコン酸化酸4とシリ コン窯化版3の選択比との関係を求めた。具体的には、 時間を計測することによって上記題权比の高度を削っ た。その結果、図5に示す関係が得られた。

とシリコン強化版3の強択比とパターン密度とが相関関 係にあることが認められる。この適択比とパターン密度 ペ版原との関係を調べたときの第1の領域よりも大きな あり、母ましくは第2の領域が第1の領域の4倍の面積 との相関関係について様々な実験を行ったところ、好適 に上記関係を測定するためには、パターン密度とストッ 符2の無限におけるパターン発度に基められ行う必要が 【0021】この図から刊るように、シリコン酸化版4 となるようにすればよいことが判った。

【0028】従って、加工圧力を代表する第1の領域内 る第1の領域よりも大きな第2の領域内のパターン密度 のパターン密度の値と、選択比を代表させることができ の値の2つのパラメータを用いることにより、ストッパ 膜を用いる場合における研磨の平坦性予測が可能とな

を取ることで、第1の強減内のパターン発展の質と第2 の領域内のパターン密度の値の2つのパラメータを用い い、上記選択比の結果と研磨後のストッパ販展との相関 [0029] すなわち、これら2つのパラメータを用 たマップを作成することが可能となる。 【0030】そこで、第1の気褄を1000mmm、終 2の領域を5000mmとして、パターン密度が異なる 000μm口でのパターン密度が同一であるが、500 て、研磨条件を一定としたCMP研磨を行い、加工後の 複数種の半導体基板を用いた実験を行った。例えば、1 0μm口でのパターン密度が異なる半導体基板に対し ストッパ散草をプロットするという実験を行った。

【0031】これにより、図6に示すように、第1の質 域内のパターン密度の低と第2の領域内のパターン密度

のマップを用いて平坦性をシミュレートすることが可能 の値の2つのパラメータを用いたマップが作成され、こ

【0032】このように、研磨による平坦性がシミュレ

たり、研磨加工条件を変更したりすることにより、研磨 ターンを挿入することによってパターン密度を増加させ **ーションによった予懲できたば、奴靼ペターンのフィア ウトを変更してパターン密度を増減させたり、ダミーパ** による平坦性を向上させることが可能となる。 【0033】なお、第1の領域の面積を変えてストッパ 示す結果が得られた。この図から判るように、第1の領 **阪厚の推定値と出来映えの観光を聞べたところ、図7に** 域の面積が1000μm口程度となる時に最も観光が小 さくなる。このことから、第1の領域の面積を1000 μm□程度とするのが好ましいといえる。

【0034】(他の実施形態)上記実施形態では第1の 領域を1000μm□、第2の領域を5000μm□の れぞれに最適な何が存在するため値自体を限定する必要 結果、少なくとも第1の領域の4倍以上の面積を持つ第 強減としたが停僚のパラメータやによりこれのの信託を はない。ただし、様々な大きさの領域について実験した 2の領域を設定することで好適に併得状態をシミュレー ションすることが可能であった。

【0035】なお、上記災施形態では保軽省11を深ら シリカ系のもの以外、例えばアルミナセラミックス、酸 カル・研修布11aと硬い研磨布11bとの積層体で構成 た、研磨剤としてシリカ系のスラリ15aを用いたが、 したが、硬い研発在1115の単体であっても良い。ま 化セリウム等を用いてもよい。

[0036]また、本案は異種材料の同時研費であれば タングステン(W)、C n、ボリシリコン等の材料の鼻 様に対しても適用可能である。

[図面の簡単な説明]

【図1】本発明の第1次施形態に適用されるCMP装置 を示す模式図である。 [図2]図1に示すCMP装置を用いたときの研磨の数 【図3】図1に示すCMP装置を用いて研磨を行った後 子を示す図である。

【図4】 パターン密度と加工後メトッパ販売との関係を のディッシングを説明するための図である。

[図5] パターン密度と遊択比との関係を実験により調 以吸により聞くた結果を示す図がある。 くた結果を示す図である。

【図6】第1、第2の領域におけるパターン密度と加工 後ストッパ模様との関係を実験により調べた結果を示す 図である。

【図7】ストッパ版厚と出来映えの観光との関係を示す 図である。


【作号の説明】


1…半導体基板、2…シリコン基板、3…シリコン強化

特用平13-313276

[図7]


(2)





和经验中国的基本管理

/8-7曲数 (1000m円間) X



フロントページの総き

ドターム(参考) 5F032 AA34 AA44 AA46 AA77 DA33

51-033 HB04 HB11 HB18 HB19 HB121 HB32 HB33 QQ37 QQ48 QQ49 QQ50 RR04 RR06 UU07 VV01 WW01 XX01